# SEST AVAILABLE COPY

(19)日本国特許庁 (JP)

## (12)公開特許公報 (A)

(11)特許出願公開番号

## 特開平8-182005

(43)公開日 平成8年(1996)7月12日


(51) Int. Cl. <sup>6</sup> H04N 9/07 H01L 27/148 H04N 5/335	識別記号 庁内整理番号 A G	F I 技術表示箇所
	•	H01L 27/14 B
		審査請求 未請求 請求項の数6 〇L (全16頁)
(21)出願番号	特願平6-320685	(71)出願人 000001007
(22)出願日	平成6年(1994)12月22日	キヤノン株式会社 東京都大田区下丸子3丁目30番2号 (72)発明者 高橋 秀和 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内
		(72)発明者 宮脇 守 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内
		(74)代理人 弁理士 山下 穣平

### (54) 【発明の名称】光電変換装置

## (57)【要約】

【目的】 センサ内部でデータ圧縮を行うことができ、 モアレや擬似色の少ない良好な画像や、ノイズの低減し た高S/Nの画像を得ること。

【構成】 二次元状に光電変換素子が構成され、その画素上にカラーフィルタが配列されている光電変換装置において、カラーフィルタに対応した複数の同色の光電変換素子からの信号を信号出力線上で加算するスイッチ手段を有し、スイッチ手段のオン・オフにより複数の同色の光電変換素子からの信号を加算する場合と加算しない場合の両方の動作動作を行なうことを特徴とする。



20

### 【特許請求の範囲】

二次元状に光電変換素子が構成され、そ 【請求項1】 の画素上にカラーフィルタが配列されている光電変換装 置において、

複数の同色の光電変換素子からの信号を信号出力線上で 加算するスイッチ手段を有し、前記スイッチ手段のオン /オフにより前記複数の同色の光電変換素子からの信号 を加算する場合と加算しない場合の両方の動作を行なう ことを特徴とする光電変換装置。

【請求項2】 請求項1記載の光電変換装置において、 前記スイッチ手段は、蓄積容量に蓄積された電荷を読み 出す際にオンすることにより加算することを特徴とする 光電変換装置。

【請求項3】 請求項1記載の光電変換装置において、 前記スイッチ手段は、加算パルスをゲートを印加しソー ス・ドレインに蓄積容量が接続されていることを特徴と する光電変換装置。

【請求項4】 二次元状に光電変換素子が構成され、そ の画素上にカラーフィルタが配列されている光電変換装

1水平走査期間に2水平ラインをオンしてそれぞれ蓄積 容量に前記光電変換素子の電荷を蓄積する転送手段と、 加算パルスにより少なくとも2以上の前記蓄積容量の電 荷を加算する加算手段と、前記加算手段による加算と同 時に2出力に読み出す水平走査回路とを具備する読み出 し回路を有し、垂直ラインの読み出しに奇数ライン用と 偶数ライン用の2つの前記読み出し回路とを備えたこと を特徴とする光電変換装置。

【請求項5】 二次元状に光電変換素子が構成され、そ の画素上にカラーフィルタが配列されている光電変換装 30 置において、

水平ラインの4n(nは整数)毎の前記光電変換素子の 出力を1垂直ラインずらせた接続として蓄積容量に前記 光電変換素子の電荷を蓄積する転送手段と、加算パルス により少なくとも2以上の前記蓄積容量の電荷を加算す る加算手段と、前記加算手段による加算と同時に2出力 に読み出す水平走査回路とを具備する読み出し回路を有 し、垂直ラインの読み出しに奇数ライン用と偶数ライン 用の2つの前記読み出し回路とを備えたことを特徴とす る光電変換装置。

二次元状に光電変換素子が構成され、そ 【請求項6】 の画素上にカラーフィルタが配列されている光電変換装 置において、

前記光電変換素子の画像電荷を奇数CCD及び偶数CC Dに転送する手段と、前記奇数CCDと偶数CCDとの 出力を加算するか否かの加算スイッチ手段とを備えたこ とを特徴とする光電変換装置。

#### 【発明の詳細な説明】

[0001]

を形成してカラー撮像を行う光電変換装置に関するもの である。特に高画素数のエリアセンサに関する。

[0002]

【従来の技術】近年、光電変換素子を縦横に複数個配置 したエリアセンサの高画素化が進み、高精細度(HD) テレビ対応センサとして130万画素、200万画素と いったカラー撮像のセンサを有する光電変換装置が開発 されている。又、日米のTV放送規格のNTSC対応と して、従来は38~42万画素程度のセンサが用いられ 10 てきたが、最近は垂直解像度向上のため60~90万画 素のセンサも開発され始め、将来、マルチメディアの時 代になると130~200万画素のセンサが標準的に使 われることが予想され、高密度画素型センサをNTSC 動作で動かす必要性も出てくる。

【0003】かかる状況のもと、原理的な面から、図1 9に従来のイメージセンサーの回路構成図を示して説明 する。同図において、1は水平シフトレジスタ、2~5 はベースに電荷を蓄積し、エミッタから信号を読み出す バイポーラ型のセンサ(以下センサーバイポーラとい う。)、10~13はセンサーバイポーラ2~5のベー スに蓄積した信号を読み出すためのペース電位制御容量 Cex、18~21はセンサーバイポーラ2~5のベース をリセット電圧VM にリセットするためのベースリセッ ト用のpMOSトランジスタ、26はセンサーバイポー ラ2、4の信号を出力する垂直信号線、28はセンサー バイポーラ3,5の信号を出力する垂直信号線、30, 32は垂直信号線26,28をリセット電圧Vvcにリセ ットするための垂直リセット用のMOSトランジスタ、 38,40は信号を一時蓄えておく蓄積容量Cr、3 4,36は垂直信号線26,28に出力された信号を蓄 積容量Cr 38, 40へ転送するための転送用のnMO Sトランジスタ、46は水平信号線、42,44は蓄積 容量Cr 38, 40に蓄えられた信号を水平信号線46 へ出力するための水平転送用のnMOSトランジスタ、 47は水平信号線46をリセット電圧VHCにリセットす るため水平リセット用のnMOSトランジスタ、48は

【0004】次に、上記センサの動作を図20のタイミ ングチャートに示して説明する。時刻 t31において、3 値パルスφRIをハイレベルとしてpMOSトランジスタ 18、19をオンし、センサーバイポーラ2、3のペー ス電位を電圧VMにセットすると共に、転送パルスφTを ハイレベルとしてnMOSトランジスタ34、36をオ ンしてベース電位制御容量Cex10、11の容量結合に よりペース2~5の電荷を蓄積容量Cr 38, 40に転 送する。水平出力線46をリセット電圧Vvcにリセット される。

バッファ・アンプ、49はセンサの出力端子である。

【0005】次に、時刻t32において、水平シフトレジ スタ1から水平パルスφHIがハイレベルとなって、nM 【産業上の利用分野】本発明は画素上にカラーフィルタ 50 OSトランジスタ42がオンして蓄積容量Cr 38の電

【0013】以上の欠点を補なうため、画素を間引いて 読み出す方法や出力信号をデータ圧縮して映像信号処理 を行う方法が提案されているが、解像力を低下させた り、システムコストを増大させるといった欠点があり、 有効な解決手段はなかった。

荷を水平信号線 4 6 に出力してバッファ・アンプ 4 8 から出力する。その後、時刻 t 33にリセットパルスのHCがハイレベルとなって n M O S トランジスタ 4 7 がオンして、水平信号線 4 6 の残留信号をアースに落としてリセットする。さらに、時刻 t 34において、水平シフトレジスタ 1 から水平パルスのH2がハイレベルとなって、 n M O S トランジスタ 4 4 がオンして蓄積容量 Cr 4 0 の電荷を水平信号線 4 6 に出力してバッファ・アンプ 4 8 から出力する。時刻 t 35にリセットパルスのHCがハイレベルとなって n M O S トランジスタ 4 7 がオンして、水平 10 信号線 4 6 の残留信号をアースに落としてリセットする。その後、水平ラインの画素信号を時系列的に順次バッファ・アンプ 4 8 からセンサの出力端子 4 9 に出力される。

#### [0014]

【課題を解決するための手段及び作用】本発明は、上記欠点を解決すべく成されたもので、同色画素信号を出力線上で加算するためのスイッチ回路を設けることにより、外部でデータ圧縮を行わなくても、センサ内部でデータ圧縮を行うことができ、モアレや擬似色の少ない良好な画像や、ノイズの低減した高S/Nの画像を得ることができる。

【0015】 【実施例】

## (1) 実施例1

【0007】その後、次の水平ラインの画素信号が順次 読み出される。時刻t37において、3値パルスゆR2をハ イレベルとしてpMOSトランジスタ20、21をオン し、センサーバイポーラ4、5のベース電位を電圧VM にセットすると共に、転送パルスゆTをハイレベルとし てnMOSトランジスタ34、36をオンして光電変換 容量Cex10、11の電荷を蓄積容量Cr 38,40に 30 転送する。こうして、エリアセンサによる光電変換装置 によって、順次画像が読み出されて行く。 本発明による第1の実施例について、図を参照しつつ詳細に説明する。図1に本実施例の概略的回路構成図を示す。同図において、1は水平走査回路、6は垂直走査回路、22~25は出力増幅回路、7~9は画素構成要素で、7はバイポーラフォトトランジスタ、8はベース電位制御用容量Cox、9は画素分離用リセットp-MOSトランジスタ、15は画素を示している。16,17は読み出し回路であり、読み出し回路16内に水平走査回路1、電荷蓄積容量CTI~CT8、信号転送MOSトランジスタSWal~SWal ,SWcl~SWc8 ,信号加算用MOSトランジスタSWdl~SWd4 を具備する。なお、読み出し回路17は読み出し回路16と同一構成で垂直出力線VL2、VL4…が異なるだけで読み出しタイミングは同じである。

【0008】かかる原理的な光電変換装置をNTSC方式の撮像装置に用いる場合、インターレース走査なので、画素数の問題も残るが、画素の読み出しのためにまず奇数フィールド分を読み出し、次に偶数フィールド分を読み出して、1フレームとするタイミング操作が必要である。

【0016】図2に本発明のオンチップカラーフィルタの配列を示す。解像度、感度の点でシアンCy,マゼンタMg,グリーンG,イエローYeを用いた補色モザイク型のフィルタが好ましい。

【0009】上記したように、近年のエリアセンサの高 画素化が進み、HDテレビ対応センサとして130万画 40 素、200万画素といったセンサが開発され、NTSC 対応としても60~90万画素のセンサも開発され始め ている。 【0017】上記回路構成、フィルタ配列における回路 動作を、図3のタイミングチャートを用いて以下に説明 する。

[0010]

換の電荷が蓄積される。

【0018】まず、時刻tlにおいて、第1水平ラインHLIから出力される3値パルスゆRIがミドルレベルからハイレベルになると、画素15のセンサーバイポーラ7のベース電位が、ベース電位制御用容量8を通して持ち上がるため、エミッタから信号が出力される。同時に転送パルスゆTIをハイレベルとすると、垂直出力線VLI、VL3、VL5…に読み出された信号は読み出し回路16の中の電荷蓄積容量CTI、CT3、CT5…にそれぞれ転送される。同様に垂直出力線VL2、VL4、VL6…に読み出された信号は、読み出し回路17の中の電荷蓄積容量CTI、CT3、CT5…へ転送される。一方、転送パルスゆTIがローレベルになればリセットパルスゆVCが瞬時ハイレ

【発明が解決しようとする課題】しかしながら、上記従来例の130~200万画素のエリアセンサでNTSC動作を行う場合、画素数が多いため次の様な欠点があった

【0011】(1)高速クロックが必要となる。

【0012】(2)信号処理速度も高速となる。

50 ベルになって水平ラインの残留蓄積電荷をリセットす

る。

【0019】次に、時刻t2において、垂直走査回路6 の水平ラインHL2から出力される3値パルス oR2がミド ルレベルからハイレベルになると、画素 15の信号が読 み出される。同時にパルス  $\phi$ T2をハイレベルとすると、 先に述べた動作と同様に、垂直出力線 VL1, VL3, VL5 …に読み出された信号は読み出し回路16の中の電荷蓄 積容量CT2, CT4, CT6…にそれぞれ転送される。同様 に垂直出力線VL2, VL4, VL6…に読み出された信号 は、読み出し回路 1 7 の中の電荷蓄積容量 CT2, CT4, CT6…へ転送される。以上の動作で画素からの信号は電 荷蓄積容量CT へ転送される。ここで、各電荷蓄積容量 CT と色信号の関係は図4のように、(a)では読み出 し回路 1 6 の電荷蓄積容量 CT1, CT3, CT5…にはシア ンCyが、電荷蓄積容量CT2、CT4、CT6…にはグリー ンGが、(b)では読み出し回路17の電荷蓄積容量C Tl', CT3', CT5'…にはイエローYeが、電荷蓄積容 量CT2', CT4', CT6'…にはマゼンタMgが、蓄積さ れている。

【0020】次に時刻t3において、3値パルスφR1, φR2をロウレベルとすると、ベースリセット用のpMOSトランジスタ9が導通状態となるので、センサトランジスタ7のベース電位はリセット電圧VMにリセットされる。

【0021】次に時刻t4において、加算パルスのBLKをハイレベルとすると信号加算用MOSトランジスタSWd1~SWd4がオンして、電荷蓄積容量CT1とCT3,電荷蓄積容量CT2とCT4,…といった同色画素の信号電荷が加算される。信号電荷加算後、水平走査回路をスタートパルスのHSによりスタートさせ、水平走査パルスのH130によりSWC1とSWC2、SWC3とSWC4、SWC5とSWC6…と順次導通させ、そのそれぞれの水平走査パルスのH1のローレベルの直後、水平走査リセットパルスのH2により水平出力線をリセットする。こうして、2画素分毎の加算信号を出力増幅回路22~25を通して出力させる。

【0022】次に時刻 t 5 において 3 値パルス φR1, φR2, 及びリセットパルス φVCをハイレベルとし、センサトランジスタ 7 のベース電位を上昇させエミッタを接地し、ベース電荷をリセットする。

【0023】その後、時刻 t 6 において、3 値パルス $\phi$  RI,  $\phi$ R2をミドルレベルに戻し、センサトランジスタ 7 のベース電位を逆パイアス状態にしリセットを終了させる。その後、垂直走査回路 6 の水平ラインHL3、HL4からの 3 値パルス $\phi$ R3,  $\phi$ R4がそれぞれミドルレベルからハイレベルのパルスがセンサトランジスタ 7 に印加され、上記の動作が繰り返される。

【0024】以上の動作で、第1水平ラインHL1、第2 水平ラインHL2の走査が終了し、次の水平ラインの走査 を同様に行っていく。 【0025】走査方式のノンインターレースによるフィールド蓄積モードの場合、第1と第2、第3と第4ラインの走査を順次行ない、インターレースによるフレーム蓄積モードの場合、第1と第2のライン走査が終了したならば、次に第3と第4のライン走査を飛ばし、第5と第6ラインの走査を行って、奇数フィールドと偶数フィールドとをそれぞれ走査し終わって、1フレームの画像が完成する。

【0026】以上、説明した回路構成、タイミングにより、エリアセンサに接続された読み出し回路16、17によって、特に第1と第2の水平ラインの走査を終了直後、信号加算用MOSトランジスタSWd1~SWd4をハイレベルとして、同色画素の加算出力を行うことが可能となる。本実施例で述べた水平2画素加算の場合、信号処理の情報量が半分になり、処理速度、システムコストが大幅に低減できる。水平2画素加算に限定されず、3画素以上の加算も当然可能である。

【0027】上記の信号加算を行った場合、信号対雑音 比S/Nも√k(k:加算画素数)に比例して良くなる 20 ため、暗状態において解像度を落として、S/Nを良く するといった方法にも応用できる。

【0028】又、読み出しゲインGRは、

 $GR = k \times CT / (k \times CT + CH)$  ..... (1)

(ただし、CTは電荷蓄積容量、CHは水平ラインの寄生容量である。)となって、加算画素数kが1の場合に比較して、寄生容量の影響も小さくなり、読み出しゲインGRが大きくなるとともに、外来ノイズの影響も少なくなり、出力増幅回路のゲインも小さく設計できるといった特徴もある。

30 【0029】このように本発明の光電変換装置を用いれば、モザイク型のオンチップカラーフィルタを用いた場合にでも、同色同士の信号が加算された出力を得ることができ、後の信号処理が簡単にでき、130~200万画素といった高画素数センサでも、NTSC動作ができるようになる。また、信号を加算して読み出すのでランダムノイズ、固定パターンノイズに対するS/Nも向上する。又、本発明の他の特徴として加算パルスゆBLKのオン、オフのみで加算、非加算か可能となるため、撮影状況に応じた設定も素速く対処できるといったこともある。

【0030】本実施例において、各色Cy, Mg, Ye, Gの補色フィルタで説明したが、図5に示したR, G, Bの純色フィルタを用いた場合や、図6に示した各色画素の面積比を変えたフィルタのセンサにも加算パルスゆBLKに接続されたnMOSトランジスタを例えばグリーンG用に4個、レッドR用に2個というように加算するスイッチを設けることにより、上記と同様な回路構成で実現できる。

(2) 実施例2

50 本発明による第2の実施例について、図を参照しつつ詳

細に説明する。図7に本実施例の概略的回路構成図を示す。同図において、図1と同一符号のものは同一機能を有するものとして詳細な説明は省略する。図7において、SWel~SWe4…は水平転送パルス切り替えスイッチである。本実施例において水平走査回路1と水平転送MOSトランジスタSWCI~SWC8…の間に水平転送パルス切り替えスイッチSWel~SWe4…を設けたことが

【0031】そこで、垂直走査回路6の水平ラインHLIから3値パルスゆRI、転送パルスゆTIがハイレベルとなって蓄積容量CT1、CT3、CT5…に電荷が転送され、水平走査回路1からゆHIがハイレベルになり、同時にスイッチパルスゆAIとスイッチパルスゆA2をハイレベルとすることにより、水平出力0UT1、0UT2にそれぞれ蓄積容量CT1+CT3、CT2+CT4の加算した結果が出力される。その直後リセットパルスゆHCにより、水平出力信号線のそれぞれがリセットされ、次の蓄積容量CT5+CT7、CT6+CT8が加算されて水平出力0UT1、0UT2から出力される。一方、読み出し回路17においても同様な走査、各制御パルスが供給されて、水平出力0UT3、0UT4にアンプ24、25を介して各画素電荷の加算された信号が出力される。こうして、各画素の電荷が加算されて出力される。

【0032】静止画撮影等において全画素を独立に出力する場合には、スイッチパルス ΦA1とパルス ΦA2の切り替えを行えば良い。従って、本実施例においても、実施例1と同等の効果を得ることができる。

#### (3) 実施例3

特徴である。

本発明による第3の実施例について、図を参照しつつ詳細に説明する。図8に本実施例の概略的回路構成図を示 30 す。同図において、図1、図7と同一符号のものは同一機能を有するものとして詳細な説明は省略する。同図においてSWf1~SWf3…, SWg1~SWg3…, SWh1~SWh3…, SWi1~SWi3… はそれぞれ独立した電荷蓄積容量 CTAI~CTA6…、CTBI~CTB6… へのMOSスイッチであり、それぞれ転送パルス $\phi$ T1,  $\phi$ T2,  $\phi$ T3,  $\phi$ T4で制御する。

【0033】実施例1,実施例2においては、2画素の信号電荷の加算出力を得ていたが、本実施例では水平、垂直2画素ずつの計4画素の加算出力を得ることができ 40る。図9に本実施例のオンチップカラーフィルタの配列を示す。4画素加算のため、Cy, Mg, G, Yeの4画素単位の繰り返しパターンである。

【0034】上記回路構成、フィルタ配列における回路 動作を図10のタイミングチャートを用いて以下に説明 する。

【0035】まず、最初の水平期間において、垂直走査 回路6により第1, 2, 3, 4水平ラインHL1~HL4を 選択し、それぞれ3値パルス $\phi$ R1~ $\phi$ R4を出力する。時 刻 t 11において、第1水平ラインHL1から3値パルス $\phi$  50

RIをハイレベルにし、転送パルス $\phi$ TIをハイレベルにすると、垂直出力線VLI, VL3, VL5…に読み出された信号はスイッチSWfI~SWf3… に接続された蓄積容量CTA2、CTA4、CTA6… へ転送される。同様に垂直出力線VL2, VL4, VL6…に読み出された信号は、他方の読み出し回路17中の蓄積容量CT へ転送される。

【0036】同様に、次の時刻 t 12において、第2水平 ラインHL2から3値パルスφR2、転送パルスφT2をハイ レベルにし、スイッチSWgl~SWg3…をオンして蓄積 容量CTAI、CTA3、CTA5…に画素電荷を転送して第2 水平ラインの読み出しを行なう。時刻 t13において、第 3水平ラインHL3から3値パルスφR3, 転送パルスφT3 をハイレベルにし、スイッチSWh1~SWh3…をオンし て蓄積容量CTB2、CTB4、CTB6…に画素電荷を転送し て第3水平ラインHL3の読み出しを行なう。時刻 t14に おいて、第4水平ラインHL4から3値パルスφR4,転送 パルスφT4をハイレベルにし、スイッチSWi1~SWi3 …をオンして蓄積容量CTB1、CTB3、CTB5…に画素電 荷を転送して第4水平ラインHL4の読み出しを行う。こ こで各蓄積容量CT と色信号の関係は図11の様に、蓄 積容量CTA2、CTA4、CTA6…にはシアンCy、蓄積容 量CTA1、CTA3、CTA5…にはグリーンG、蓄積容量CT B2、CTB4、CTB6…にはシアンCy、蓄積容量CTB1、 CTB3、CTB5…グリーンG、さらに、蓄積容量CTA2'、 CTA4'、CTA6'…にはイエローYe、蓄積容量CTA1'、 CTA3'、CTA5'…にはマゼンタMg、蓄積容量CTB2'、 CTB4'、CTB6'…にはイエローYe、蓄積容量CTB1'、 CTB3'、CTB5'…にはマゼンタMg、が蓄積される。

【0037】次の時刻t15において、加算パルスφBL K, 転送パルスφT1, φT2, φT3, φT4をハイレベルと し、各4画素同色信号電荷の加算を行い、水平走査回路 1を走査させ、蓄積容量の加算結果CTA2+CTA4+CTB 2+CTB4、CTA1+CTA3+CTB1+CTB3…の加算信号を 読み出す。

【0038】信号の読み出しを終えた後、3値パルスゆR1~ゆR4を同時にハイレベルにして、画素のリセットを行ない、垂直走査回路を走査させ、次の第5~第8ラインの読み出し動作を同様に行っていく。

[0039]以上説明した回路構成及びタイミングにより、水平垂直4画素加算出力を行うことができる。

【0040】本実施例の4画素加算の場合、実施例1~2の2画素加算の場合よりも、信号処理の情報量が半減するため、より高画素タイプのエリアセンサに特に有効となる。垂直走査回路の走査の方法により、インターレース、ノンインターレース、フレーム蓄積、フィールド蓄積のいずれの場合にも本実施例が適用できる。

【0041】本実施例により、より一層の情報量低減による高速画像読み出しを可能とし、さらにS/Nの向上を行なうことができる。

## (4) 実施例4

10

本発明による第4の実施例について、図を参照しつつ詳細に説明する。図12に本実施例の概略的回路構成図を示す。又、本実施例に好適な画素の各色フィルターの配列を図13に示す。図12において、図1、図7、図8と同一符号のものは同一機能を有するものとして詳細な説明は省略する。本実施例では第4,8,12,…4n(n=1,2…)水平ラインHL4、HL8…のエミッタ出力線を、実施例1~3の場合と比較して、1つずらした垂直出力線VLにずらして接続したことを特徴とする。こうして、偶数行の画素フィルターが4行目毎に1つず 10れたカラーエリアセンサーに最適な構成としている。

【0042】実施例 $1\sim2$ においてフィールド蓄積動作の場合、フィールド毎にCyとYe、GとMgが交互に出力されてしまうので、信号処理が複雑化してしまう。それを防ぐため、第4nラインのエミッタ出力を変えることにより、 $600TI\sim00T4$ に常に同色信号の出力を可能とした。

【0043】本実施例において、解像力を落とすことなく、信号処理を簡単化できるといった特徴がある。

#### (5) 実施例 5

本発明による第5の実施例について、図を参照しつつ詳細に説明する。図14に本実施例の概略的回路構成図を示す。同図において、図1、図7、図8等と同一符号のものは同一機能を有するものとして詳細な説明は省略する。

【0044】本実施例では、図3の8画素周期のフィルタ配列で4画素加算を行う場合である。実施例3の回路に図3の様な8画素周期のフィルタ配列を行うとMgとGの信号電荷が混ざってしまうため、本実施例の回路構成を用いる。実施例4のように第4n(n=1, 2, 3 30 …)水平ラインHL4、HL8…のエミッタ出力を、垂直ラインVLIをVL2、VL2をVL3、…にと、ずらせて接続したことにより、8画素周期のフィルタ配列でも、例えば実施例4で説明した図13の様なフィルタ配列の場合に、同色の加算が可能となった。

【0045】本実施例の回路構成により、実施例3より も、各0UT1~0UT4以後の画像処理回路が簡単になり、高 解像度の映像を得ることができる。

## (6) 実施例6

本発明による第6の実施例について、図を参照しつつ詳 40 細に説明する。図15に本実施例の概略的回路構成図を示す。同図において、図1、図7、図8等と同一符号のものは同一機能を有するものとして詳細な説明は省略する。

【0046】本実施例では水平方向画素を3画素加算して読み出す場合である。nMOSトランジスタSWd1とSWd3、SWd2とSWd4、…が直列に接続されており、加算パルスゆBLKによって、蓄積容量CTI+CT3+CT5、CT2+CT4+CT6、CT7+CT9+CT11、…の加算出力が読み出される。本実施例において、出力情報最単位50

はは従来の1/3倍単位になるので、より多画素数のセンサに対して、1画素毎の出力は得られないが、3画素の加算値が順次出力されるので、出力レベルが高くなってセンサ感度の改善が図られ、S/Nが向上し、有効となる。

#### (7) 実施例7

図16に本発明の第7実施例を示す。本実施例では、図17に示す様な純色RGBのストライプ状のカラーフィルタ配列を用いた場合の加算方法である。信号読み出し時に、蓄積容量CT1+CT4、CT2+CT5、CT3+CT6、CT7+…というようにRGBの同色画素の信号を加え、水平走査回路1からの読み出し用スイッチSWC1、SWC2、…が順次導通することにより、順次加算された色信号がアンプ3を介して出力される。こうして情報量単位を減らすことができ、高速読み出し、高出力を可能とする。

#### (8) 実施例8

20

図18に本発明の第8実施例を示す。本実施例ではCCDセンサにおいて同色画素加算を行う場合である。同図において、51は上述のバイポーラフォトトランジスタを含む光電変換画素の画素領域で、画素が2次元に並んでいる。52は水平CCDであり、奇数番の垂直ラインVL1、VL3…の出力に接続され、CCD (Charge Coupled Device)は光電変換の機能を用いず、文字どおり純然たる電荷転送デバイスとして用いている。同様に、53の水平CCDは偶数番の垂直ラインVL2、VL4…の出力に接続されている。54、55はFDA等の出力アンプであり、56は同色画素加算スイッチである。

【0048】出力線上で信号加算を行う方法により、B ASIS (Base Stored Type ImageSenser) 以外のCC Dセンサにおいても同色信号の加算が可能となる。

#### [0049]

【発明の効果】以上説明したように、同色画素信号を出力線上で加算するための回路を設けることにより、外部で特別なデータ圧縮ICを用いなくとも、センサ内部でデータ圧縮が行うことができ、かつ、S/Nの良い映像信号を得られるため、システムコストを大幅に削減できる効果がある。

#### 【図面の簡単な説明】

【図1】本発明による一実施例の回路図である。

11

【図2】本発明による一実施例のカラーフィルタ配列で ある。

【図3】本発明による一実施例の動作説明用タイミング チャートである。

【図4】本発明による一実施例の蓄積容量 CT の色信号

【図5】本発明による一実施例に利用されるカラーフィ ルタ配列である。

【図6】本発明による一実施例に利用されるカラーフィ ルタ配列である。

【図7】本発明による一実施例の回路図である。

【図8】本発明による一実施例の回路図である。

【図9】本発明による一実施例のカラーフィルタ配列で ある。

【図10】本発明による一実施例の動作説明用タイミン グチャートである。

【図11】本発明による一実施例の蓄積容量CT の色信 号である。

【図12】本発明による一実施例の回路図である。

【図13】本発明による一実施例に利用されるカラーフ 20 38,40 蓄積容量 ィルタ配列である。

【図14】本発明による一実施例の回路図である。

【図15】本発明による一実施例の回路図である。

【図16】本発明による一実施例の回路図である。

【図17】本発明による一実施例に利用されるカラーフ ィルタ配列である。

【図18】本発明による一実施例の回路図である。

【図19】従来の光電変換装置の回路図である。

【図20】従来の光電変換装置の動作を説明するための タイミングチャートである。

【符号の説明】

1 水平走査回路

10 2~5 バイポーラセンサ

6 垂直走査回路

10~13 ベース制御用容量

16,17 読み出し回路

15 光電変換画素

18~21 p-MOSトランジスタ

22~25 出力アンプ

26,28 垂直ライン

30, 32 リセットスイッチ

34,36 転送スイッチMOSトランジスタ

42,44 水平出力スイッチMOSトランジスタ

46 出力線

48 アンプ


【図2】

		_		
Су	Ye	Су	Ye	
Mg	G	Mg	G	
Су	Ye	Су	Ye	
Mg	G	Mg	G	<b></b> .
:	:	:	:	


【図5】


	G	R	G	R	••••
	В	G	В	G	••••
	G	R	G	R	
	8	G	В	G	
•	:	:	:	:	,

【図3】




【図1】







[図8]




【図 9】			1		[図10]		【図11】	
Су	Ye	Су	Ye	]	<b>▶</b> → 1 H期間 → →	CTA	су в су в су	
G	Mg	G	Mg		885 TT			
Су	Ye	Су	Ye		9R3	Ств	Cy G Cy G Cy ···	
Mg	G	Mg	G		»тı "П			
	:	:			#T2	C'TA C'TB	Ya Mg Ye Mg Ye ···	




【図12】




【図14】




【図15】



【図16】



【図18】



[図20]

